ACCOMPANIST

ACCOMPANIST 面向需要处理芯片显微图像、网表、版图与逻辑功能数据的工程团队。 平台以芯片工程为数据边界，以工作区组织多人并行任务，并在统一检查后形成可继续设计和验证的标准数据。

核心生产工具与平台基础设施使用同一工程、用户和工作区体系。选择软件可查看真实主界面、功能边界和交付格式。

数据重建核心Analyzer网表提取器数据重建核心Layout版图编辑器逻辑整理与交付Mediator逻辑功能编辑器工程协作底座Manager服务器管理器工程协作底座Datacenter图像服务器

数据重建核心

Analyzer / 网表提取器

以芯片显微图像为背景，手动或自动提取单元、实例、引线、端口与连接关系，形成可检查、可合并的网表数据。

• 多人工作区拆分与合并
• 单元模板与实例提取
• 电学规则检查
• 大尺寸图像导航

VerilogEDIF脚本文件

1. 01建立工程创建芯片工程、用户权限与工作区，导入并统一管理图像数据。
2. 02并行重建在划分后的工作区中分别完成网表提取和版图编辑。
3. 03合并检查合并工作区数据，处理边界连接并完成规则检查。
4. 04逻辑整理构建层次化单元库，整理电路图、符号图与网表图。
5. 05标准交付输出 Verilog、EDIF、GDSII 等数据，衔接第三方 EDA 流程。

输出数据可继续进入 Cadence 等第三方 EDA 工具进行整理、验证和后续实现。